Electrical engineering
728x90

표준형식 2

Chap 3. 게이트 레벨 최소화 (1) . Gate-level minimization

들어가며. 게이트 레벨 최소화(gate-level minimization)은 앞서 배운 부울 대수를 이용한 논리회로 설계에서 지향하고 있는 목표점이라고 보면 된다. 말을 내가 어렵게 해서 그런데, 그냥 가장 최소화(minimization) 된 회로를 구하는 최종 목표를 이루는 방법중 하나를 배울 것이라고 생각하면 된다. 그 중에서도 우리는 카르노 맵 방법 (The map method / Karnaough map / K-map method)을 통해 구해낼 것이다. 당연히 이 방법을 모르고 앞서 배운 부울대수의 공준과 정리를 이용해서 정리할 수 있다. 하지만 그 개별적인 계산은 조금만 복잡한 회로가 주어지면 금세 풀 수 없을 정도로 복잡해진다(...) K-map 방식은 네모 칸들로 구성된 다이어그램이고, 각..

Chap 2. 부울 대수와 논리 게이트 (2) . Boolean Algebra and Logic Gates

2-4. Canonical(정준형식) and Standard(표준형식) Forms. 1. 정준형식 Canonical Form 먼저 2진 변수는 x와 같은 정상적 형식과 또는 x'과 같은 보수의 형식으로 표시할 수 있다. AND 연산으로 결합된 2개의 2진 변수 x와 y를 생각해 볼 때. 각 변수는 둘중 한 형식으로 나타날 것이므로 네 가지 조합이 가능하다. ( x'y', x'y, xy', xy) 이들 4개 AND형식을 최소항 (minterm) 또는 표준곱 (standard product)이라고 한다. 위의 표에서 왼쪽 minterms 부분부터 본다면. 각 x y z에 대한 한 변수 조합에서 하나의 minterm이 생성된다. -최소항 minterm 생성 규칙- 1. 0은 보수의 형태, 1은 정상적 형태로 ..

728x90