Electrical engineering
728x90

반도체 8대 공정

0. 우리 사회에서 가장 중요하고 많이 사용되는 물질. '반도체'는 전 세계의 사람들이 살면서 못 들어본 사람이 없을 정도로 우리에게 유용하다. 특히 전자전기분야, 혹은 그냥 공대생이기만 해도 반도체라는 학문에서 자유로운 학과가 거의 없을 정도이다. 그만큼 중요한 반도체라는 물질. 그 물질을 공학자들이 어떻게 만들어 가는지에 대해서 알아보고자 한다. -반도체 8대 공정- 반도체 산업에 조금이라도 관심이 있거나 관련 학문을 배워봤다면. 반도체를 만드는 공정의 가장 큰 틀 8가지가 있다는 것을 들어봤을 것이다. 이를 우리는 '반도체 8대 공정' 이라고 부른다. 미세한 반도체를 만드는 과정은 흡사 건축을 하는 것 처럼 재료를 하나하나 쌓아 올려가는 과정이다. 먼저 자세한 공정의 기술들을 살펴보기 전에 큰 틀에..

반도체 공정 2022.01.25 2

산화 공정 (Oxidation) 열적 산화 Thermal Oxidation

" 산화 공정 (Oxidation) " (1) 산화공정의 산화막 형성 방법 및 특성 웨이퍼 제조 공정을 거친 후 첫번째로 웨이퍼에 가해지는 공정 단계이다. 산화 공정은 말 그대로 실리콘 웨이퍼 표면을 물(H2O), 산소(O2)같은 산소원자를 이용해 '산화' 시킨다는 것이다. 이렇게 생성된 산화막은 (SiO2 : 이산화규소) 반도체 내에서 주요하게 사용되는데. 1. 전극산화막 (MOS 반도체 소자의 gate부 절연층 : gate insulator) 2. 소자의 분리/구별 (전기적인 간섭을 하지 못하도록 분리) 3. 웨이퍼상의 Si내부로 도핑물질의 확산이나 이온주입공정 (implantation)시 불필요한 이온주입 방지 4. 외부의 자극/스트레스/불순물에 대한 보호층 (passivation) 의 위와같은 용..

Oxidation (산화) 2022.01.27 0

증착 - CVD 공정(The Film/Oxide Deposition - APCVD, LPCVD, PECVD, ALD*)

박막을 증착하는 방법에는 크게 두가지, CVD(화학적)/PVD(물리적) 방식을 이용하는 방법이 있다. 항목 CVD (Chemical Vapor Deposition) PVD (Physical Vapor Deposition) 증착 원리 가스나 전구체의 전리 반응 물리적으로 박막 조성(이온 반응) 반응 온도 고온 (600~1000℃) 비교적 저온 (450~500℃ 미만) 하부막 접착력 우수 상대적 취약 증착 두께 두꺼운 막 조성 가능 CVD대비 얇음 계단 피복성 (step coverage) 우수 CVD 대비 취약 가격 보통 높음 공정 분류 AP CVD, LPCVD, PECVD, MOCVD 등 Ecaporation, Sputtering 등 (화학적 방법과 물리적 방법을 가르는 기준은 target 물질이 화학적 ..

Deposition (증착) 2022.01.27 2

노광 - Alignment/Exposure 정렬과 노출 (1). 노광법

Wafer cleaning, HMDS 표면처리, PR 도포 ,Soft Bake 까지의 전처리 과정을 무사히 마쳤다면. 드디어 우리가 원하는 회로 패턴을 빛을 이용해 Wafer 위에 그려낼 순간이다. 이 빛을 노출시키는 것을 '노광'이라고 부르고. 이것이 곧 Photo 공정의 핵심이다. 각 노광기의 이론적 배경이나 핵심 지표들은 엄청나게 많지만. 먼저 노광을 어떻게 실시하는지 부터 살펴보자. 접촉 노광법 (Contact Exposure) 노광 공정의 초창기에 대부분의 노광 장비는 '접촉 노광법'을 사용했다. 위의 그림과 같이 Mask를 도포된 PR 바로 위에 붙여서 빛을 쬐어주는 방식이다. 그려내고자 하는 패턴이 새겨진 Mask 바로 아래에 PR이 있어 즉시 노광이 되기 때문에 Mask를 통과한 빛이 회절..

식각 - Etching

0. Etching 이라고 불리는 식각 공정은 노광공정인 Photolithography 공정 이후 진행되는 공정이다. 웨이퍼의 관점에서 반도체 공정의 전반적인 흐름은 '조각'하는 과정이라고 비유할 수 있다. 조각할 재료를 덮어씌우고, 그 위에 그림을 그리고, 파낼부분, 남겨질 부분을 구분하여 조각하는 과정이 유사하다. 그 중에서도 증착은 재료를 덮어씌우는, 포토는 그림을 그리는 단계라면 이번에 알아볼 식각 Etch 공정은 '파내는' 단계이다. 앞선 노광 공정에서 PR을 코팅하고 그 위에 빛으로 회로의 그림을 그려냈다. 이후 현상의 단계를 거치면서 노광된 부분을 남겨내거나 (Positive) 노광되지 않은 부분을 남겨냈고 (Negative) 이후 철저한 검사까지 마쳤다. 이러한 단계는 모두 PR이 없는 부..

Etching (식각) 2022.03.02 0

증착 - PVD 공정(The Film/Oxide Deposition)

2. 물리적 기상 증착 (Phisical Vapor Deposition / PVD) : 물리적인 힘에 의해 Target 물질을 기판에 증착시키는 방법. PVD 증착 방식으로는 크게 증발(Evaporation)방식과 스퍼터링(Sputtering)방식이 존재한다. 증발은 말그대로 Target물체에 열을 가해 증발시켜 기판에 그 물질을 증착하는 방식이고 스퍼터링은 Target물체에 Ar가스를 이용하여 이온화된 이온의 플라즈마 상태를 이용해 증착하는 방식이다. Thermal Evaporation (열 증착법) 먼저 증발(Evaporation)방법의 첫번째 방식이다. 방식의 이름 그대로 열을 이용해서 물질을 가열시키고, 증발된 물질이 기판에 붙어 증착되는 방식이다. (주로 단원소 물질을 증착하고자 할 때 사용한다..

Deposition (증착) 2022.02.08 2

MOS 와 MOSFET (4) - Large / Small-Signal Models, PMOS tr.

Large-Signal Models / Small-Signal Models 우리가 앞서 파악한 Drain에 흐르는 최대전류(혹은 Channel의 최대전류/Saturation Current)는 다음과 같다. 이 모델의 식에서. 위의 그래프와 같은 2차 곡선의 형태로 나타낼 수 있고, 이 식을 통해서 값을 Traking 할 수 있다. 즉 이말은 모든 변수 영역에서 Id의 정확한 값을 찾아낼 수 있다는 것이다. 이를 Large-Signal Modles 라고 한다. 입력되는 신호는 AC의 값이라고 가정할 경우. 특정 Static의 값을 가지고 특정 형태의 Wave를 가진다. 위의 그래프에서 Static의 값은 Y축을 지나는 값. 즉 x=0인 부분, 어느 위치에서 DC신호가 들어오는지 이고, 뒤의 위상변화와 Wa..

MOSFET 2022.03.30 1

MOS 와 MOSFET (3) - gm의 조작 / Velocity Saturation / Body Effect

Doubling of gm Due to Doubling W/L 저번 포스트에서 알아봤던 Transconductance 값인 gm은 Gate의 전압이 변함에 따라 Vd가 바뀌는 정도를 나타낸다. 이 gm의 값이 크면 클수록 Amp로써의 증폭률도 커지는 것이기 때문에, 높은 gm의 값은 Amp로써 동작시키기에 좋은 소자로 볼 수 있다. 따라서 각 변수에 따른 gm의 비례값을 이용해 늘리는 방법을 보자면. 왼쪽부터 W/L , Vov, Id값이 상수로 취급되어질 때 다른 변수들로 나타난 gm의 값이다. 왼쪽의 두가지 수식만 보고 소자의 Amp로써의 특성을 인 gm값을 증폭시키기 위해 조작가능한 변수 Vov값과 Id에 관해서 보았을 때. 왼쪽의 수식은 Id에 대해서 gm이 루트값 만큼 비례하고, 우측 수식은 gm..

MOSFET 2022.03.29 0

MOS 와 MOSFET (2) - 정량적 이해

Channel Charge Density 앞선 포스트에서도 다뤘던 부분이지만 다시한번 짚고 넘어가면서 이해해보자. 단위 length당 W만큼의 부피에서 차지하는 Charge의 Density를 정량적 수치로 구하는 과정이다. 위에 표시된 식에서 보자면. 단위 Length당 W의 부피이므로 그 요소인 Length는 1로 분모에, 분자의 그 Charge의 양은 해당 W폭에 포함된 Charge의 양을 구해내면 되므로. Charge의 양을 구하기 위해 Cox로 표기된 산화물 (절연체 Insulator)이 가지는 Capacitance 양 (-> Gate와 Body에 작용되는 전기장 세기) 또한 문턱전압 Vth보다 얼마나 강한 전압이 걸렸는지에 따라 Channel의 두께가 결정되므로 Vgs - Vth의 값을 곱한다...

MOSFET 2022.03.23 1

MOS 와 MOSFET (1) - 정성적 이해

Chap. Physics of MOS Transistors. MOSFET (Metal-Oxide-Semiconduvtor-Field-Effect-Transistor) Metal-Oxide-Semiconductor (MOS) Capacitor MOS는 한국어로 금속-산화물-반도체 라는 뜻으로. 그 구성요소에 대한 이름이다. MOSFET의 구조를 이해하고 동작을 따라가기 위해선 MOS를 흔히 알고 있는 Cap과 비교하여 이해할 수 있다. MOS는 위의 맨 왼쪽 그림과 같이. Conductive Plate, Insulator, P-Type Si (혹은 N type) 으로 구성되어 있다. 이는 마치 양쪽에 도체가 간격을 두고 떨어져 있고, 그 가운데에 부도체(절연체)가 들어가 Charge가 양쪽 도체(극판)에 ..

MOSFET 2022.03.16 0

습식식각 - Si / 산화막 / Si3N4 / Al / GaAs

Wet Etch (습식 식각) 습식식각은 현대 반도체 공정에서 다양한 분야에 사용되고 있다. 크게 두가지로 나누어 보자면 1. 세척 (Cleaning) 2. 패턴 형성 ex) 잉곳 절단 후 웨이퍼 제조, 래핑&폴리싱, 열적 산화, 웨이퍼의 보관이나 이동에서 발생하는 오염물 제거 등. - 주로 다결정 실리콘, 산화물, 진화물, 3~5족 화합물의 전반적인 식각에서 사용된다. 습식식각의 메커니즘은 반응을 하는 주체가 화학 용액이라는 점만 제외하고 습식 식각의 과정과 대동소이하다. 1. 식각할 기판을 식각용액에 담군다. (혹은 뿌린다) 2. 식각 용액은 확산에 의해 표면으로 이동한다. 3. 표면에서 PR에 보호받지 못하는 Layer 층은 화학반응이 일어난다. 4. 새롭게 만들어진 화학물질은 원래의 Layer에서..

Etching (식각) 2022.03.08 0
728x90