앞서서 Resistive load를 살펴보았다.그러나 CMOS 공정에서 정확한 값을 가지는 resister를 구현하는 것은 어려운 일이다.(PVT variation) 따라서 Rd를 통해 동작하는 CS Stage에 경우에는부정확한 Rd 값으로 인해 Gain이 각 stage마다 모두 다른 경우가 발생하게 된다. 이러한 PVT variation의 효과를 없애기 위한 대안으로Diode Connected MOS를 load에 사용하는 방법이 있다. M2의 트랜지스터 형태처럼 Gate와 Drain의 potential을 공유하도록 만들어 놓은 구조가 Diode connected다. Diode connected MOS는 gate와 drain이 같은 voltage potential을 공유하기 때문에동작 조건 Vds > V..