J's 공부방

전 게시물에서 알아본Noise Samplingoversampling의 특징과 효과를 이용하여 ADC architecture를 설계할 수 있다. 1. Anti-Aliasing Filterinput singla xin(t)는 가장 먼저 anti aliasing filter를 통과하게 된다이때 이 filter는 입력 신호의 고주파 성분을 제거하여aliasing (신호 왜곡)을 방지한다. 2. Sample-and-Holdfilter를 거친 analog signal xc(t)는sample-and-hold 과정을 거쳐Quantization signal 로 생성된다.즉, analog signal을 일정 시간 간격으로 samling하여 digital signal로의 변환의 초석을 만든다. 3. Delta-Sigma M..

Input Singal u(n)이전달함수 H(z)를 거쳐x(n)으로 변환된 후Quantizer를 통해 y(n)으로 변환된다. 이때, Qunatization Noise를 줄이기 위한Feedback loop가 적용된다.Feedback path에서 전달함수 H(z)의 특성에 따라Noise의 억제 특성이 달라진다. 즉, delta-sigma modulator의 핵심은STF (Signal Transfer Function) & NTF (Noise Transfer Function)이다.  STF는 input signal U(z) - Y(z) 변환 과정을 나타낸다.H(z)가 커질수록STF(z)는 ideal해진다.(1에 수렴하여 signal의 손실 없이 전달한다) ---NTF는 Quantization Error의 정도가..

OSR : Oversampling Ratio오버샘플링 비율을 나타내는 지표.fs - sampling frequencyf0 - signal bandwidth fs는 항상 2f0보다 커야한다. 이는, original signal의 data를 최소한으로 유지시켜 줄 수 있는 기준이다.(나이퀴스트 샘플링 주파수) oversampling 이라는 말의 의미가 여기서 나온다.오버샘플링의 기본 개념은signal bandwidth이 2배 이상의 sampling frequency : fs를 사용하는 것이다. sampling frequency를 높게 가져가면1. origin signal을 더 origin값과 비슷하게 sampling 할 수 있고2. Qunatization Noise를 분산시켜 Noise의 영향을 줄일 수 있..

Analog의 연속적인 Signal을Quantization 된 Digital Singal로 변환하려면Analog의 sampling되는 지점의 값을 반올림 처리해야 한다.즉, 정확한 analog의 Signal을 1bit resolution range 내로 뭉뚱그려서 포함시킨다는 것이다.sampling을 진행하는 과정에서 필연적으로 발생하는 difference 값 : Quantization Error 발생한 Quantization Error의 값은 입/출력의 차이값으로 나타난다.  양자화 오류 값인 VQ 값은 최대 ±Δ/2 만큼의 크기를 가진다.Δ : Magnitude of Quantization Level (양자화 크기)최대 peak value가 절반인 이유는, 결국 Quatization 과정에서는 Ana..

IC Chip을 설계한다는 것은그저 만들어서 동작을 하게 한다는 의미에서 확장해서원하는 동작을 "잘" 동작해내도록 하는 과정이 필요하다 (최적화 하는 과정이 필요하다) IC Chip 측면에서중요한 Spec을 꼽아보자면"Power", "Speed"두 가지를 들어볼 수 있다. 이때 Speed를 "Delay"라고 생각했을 때power와 delay는 Tr에 연결되어있는 wire 들에 영향을 많이 받는다.이때 회로 특성과 speed/delay에 어떤 영향을 미치는지 알아보자.  4.1.1 Definitions 먼저 몇가지 용어에 대한 정의가 필요하다. tpd = maximum time from the input crossing 50% to the output crossing 50%즉 input singnal ri..

Logical High, Low를 표현해야 하는 Digital circuit 에서는소자의 특성으로 발생하는 Current Drive Strength 때문에High, Low를 표현함에 있어서Drive 능력에 차이가 난다. NMOS는 Logical Low : 0 를 strong 하게 pass 시키고PMOS는 Logical High : 1 strong 하게 pass 시킨다.(textbook 에서는 strong 하게 pass 시키지 못하는 Logic에 대해 poory 하게 pass 시킨다고 표현한다.) 그렇다면 'poory' 하게 라는 것이, 왜 그렇게 표현되는지 알아볼 필요가 있다.(a) 의 그림은 Gate와 Drain이 Vdd 값의 potential을 인가받아Logical High를 Source voltag..

Inverter의 Noise Margin 이라는 개념은 (혹은 다른 gate)DC characteristic에 밀접한 관련이 있다. Noise-Margin이라는 parameter는gate input에 사용되는 Vin값의 noise voltage 허용범위를 말해준다. 즉, input의 값이 의도와 다르게 약간의 부정확함이 있더라도원하는 Vout 출력을 내줄 수 있는 그 범위를 말한다. 이때 출력 High에 대한 Noise margin (NMH)출력 Low에 대한 Noise margin (NML)두가지로 구분해서 생각해볼 수 있다. 이때의 중간층즉 indeterminate region은논리 high, low를 구분할 수 없는 구간을 말한다. 또한 보통의 경우에서는VIH 값과 VIL 값이가깝도록 설계하는것이 ..

각 MOS의 전류식에 사용되는소자의 상수값 (mobility, aspect ratio, oxide capacitance)을 모두 통칭하여 β 라고 한다.이때 PMOS와 NMOS의 β값이 같다고 할 때.inverter thershold voltage 를 Vdd/2 인 것을 알았다.https://beginagain22.tistory.com/59 Digital) DC Transfer CharacteristicsDitial Circuit은Digital 처리를 위해 만들어진 analog circuit이라고 생각할 수 있다. 이때 DC 전달 특성은Digital circuit의 출력, 입력에 관련된 특성이다. DC 특성이란 곧input의 변화가 소자와 load의 cap값을beginagain22.tistory.com ..

Ditial Circuit은Digital 처리를 위해 만들어진 analog circuit이라고 생각할 수 있다. 이때 DC 전달 특성은Digital circuit의 출력, 입력에 관련된 특성이다. DC 특성이란 곧input의 변화가 소자와 load의 cap값을 모두 drive할 만큼충분한 시간을 가지고 변화한다는 뜻이고 (변화가 작다) 그 입력 변화에 대해서출력이 어떻게 변화하는지를 따지는 것이다. (특성)  CMOS inverter는PMOS NMOS의 gate를 공통의 입력으로 사용하고Drain을 공통의 출력으로 사용하는 형태이다. 위의 표에 나와있는 것 처럼PMOS, NMOS 의 각 동작 상태 조건을 가지고 있다1..cutoff2.linear3.saturated  해당 동작 방식들을 표현해 놓은 그림..

앞서서 Resistive load를 살펴보았다.그러나 CMOS 공정에서 정확한 값을 가지는 resister를 구현하는 것은 어려운 일이다.(PVT variation) 따라서 Rd를 통해 동작하는 CS Stage에 경우에는부정확한 Rd 값으로 인해 Gain이 각 stage마다 모두 다른 경우가 발생하게 된다. 이러한 PVT variation의 효과를 없애기 위한 대안으로Diode Connected MOS를 load에 사용하는 방법이 있다. M2의 트랜지스터 형태처럼 Gate와 Drain의 potential을 공유하도록 만들어 놓은 구조가 Diode connected다. Diode connected MOS는 gate와 drain이 같은 voltage potential을 공유하기 때문에동작 조건 Vds > V..