2-2) Common Source Amplifier (CS Stage) - CLM effect 반영

• 앞장에서 MOSFET이 추가된 형태의 Circuit의 정량적 해석이 복잡하다는 것을 알았다.
• 그러한 복잡성을 피하기 위해 제한된 Range 내에서 Vin에 대한 Circuit modeling을 Small Signal Model 로 대응시켜 gm에 관한 형식으로 간단하게 해석해낼 수 있다.
• 이때, Small Signal Model에서 Gain을 구하고자 한다면, Vout/Vin의 비율을 구하는 것이므로 Vout을 Vin에 대한 수식으로 나타내기만 한다면 Gain을 구해낼 수 있다.

Vout = 0 - gm * Rd * Vin

Vout/Vin = - gm * Rd

• 이러한 형식으로 다른 모든 Circuit에 대해서도 대응하여 사용할 수 있는 powerful Tool을 사용할 수 있다.

그러나 항상 Small Signal Model의 수식에만 매몰되어 있는 것 보다, Circuit에서 발생되는 위의 일련의 과정을 직관적으로 해석하고 알아낼 수 있어야 한다.

• 지금까지는 Channel Length Modulation Effect의 효과를 제외하고 생각했지만, 실제 MOSFET 소자는 Saturation 동작 영역에서 해당 Effect의 효과를 받는다 (Vds에 대한 term으로) (실제 소자 channel 길이가 짧아지면서 더욱)
• λ에 대한 term을 또한 Small Signal Model 내에 반영하여 고려할 수 있어야 한다.

• λ의 CLM의 term은 Vds에 대한 수식이므로, Small Signal Model에서 Vds에 대한 current path가 생긴다는 것이다.

→ gmo * Vds

• 이때 Vds라는, Drain - Source node의 Voltage를 의미하는 Vds는 gate에 걸리는 Vg의 값과 다르게, 하나의 Current Path를 공유하고 있으므로 다르게 Modeling 해볼 수 있다.
• Vds라는 두 node의 전압차에 비례해서 Current 값이 변화되는 소자는 Resister로 바꾸어 표현할 수 있다는 말이다.

gmo * Vds = Vds / ro , 1/gmo = ro

로 치환할 수 있다는 것이다.

• 즉, Circuit의 관점에서도 Vds 값에 의한 Current가 변화하고, 그것을 Resistor로 치환하여 생각할 수 있다는 것이다.

• 그렇다면 이렇게 치환한 ro 라는 term에 대해서도 정량적인 수식에 대해서 알고 있어야 한다.
• gm이라는 transconductance 를 유도해냈을 때 처럼, CLM 을 고려한 Id의 수식을 Vds에 대해 미분하면 되는 것이다.

 

• ro의 modeling을 Small Signal Model에 적용하여 CLM effect를 고려한 CS Stage Gain을 구할 수 있다.
• out node 관점에서 본래 흐르던 gmVin 값에 Vout/ro 라는 current path가 추가된다.

Vout node에서 흐르는 Id는 gmVin + Vout/ro 이므로.

Vout = 0 - (gm*Vin + Vout / ro) * Rd

• 본래 Gain 값이였던 -gmRd 값에 ro에 해당하는 term이 추가됐다.

→ 즉, CLM 효과를 받은 CS stage는, Gain이 작아진다.

why?

 

회로를 직관적으로 이해해 보자.

• Small signal 관점에서, Vin 의 값이 변했을 때 Id 가변화하고, 그에 따라 Vout 값이 변화한다. 라는 것을 지겹게 반복해서 학습해 왔다.
• Vin이 증가했다고 했을 때. Id의 양은 증가하게 되는데, 이때 Id의 증가량을 채워주고 있는 path는 Vdd ~ GND 이다.
• CLM의 효과가 고려되었을 때(더 현실적인 Schemetic 현상에서) ro로 modeling 할 수 있는 current path가 생겨난 것이다.
• 이것은 본래 늘어난 current인 Id의 양에 의해 변화할 수 있는 current path가 증가했다는 의미이다.
  • 다시 말하자면, 증가한 Current 양의 효과를 홀로 짊어지다가, 그 효과를 같이 부담할 수 있는 path가 생긴 것.
• CLM에 의해 생겨난 Current path는 Vdd ~ GND path 만큼의 Current를 부담하지는 못하더라도, 일정부분 Current 생성에 기여하게 된다.
  • 즉, 100만큼의 Current 변화를 Vdd가 100만큼 부담했다면, 이제는 Vdd가 80, ro가 20 을 같이 부담할 수 있다는 것이다. (예시)
• CLM 효과를 반영하게 되면서, Vdd가 Id의 변화에 더 둔감하게 반응한다는 것이다. (gm의 변화)
• 즉, Vout/Vin의 비율인 Gain의 입장에서 보았을 때, 입력값 변화에 둔감해진 회로는 출력값 또한 적게 반응한다.
• 결과적으로 Gain의 값은 CLM의 효과를 반영하게 되면서 작아진다.

→ 이러한 일련의 과정을 이해하는 것이 전자회로는 좀 더 직관적으로 알아낼 수 있는 intuition을 키워줄 수 있다.

 

단순하게 위의 원리를 생각해 보자면, Currnet path가 새로 생기게 되면서 같은 Ix의 Current가 흐르더라도 각 path에 흐르게 되는 Current의 양은 차이가 난다는 것이다.

이러한 원리를 바탕으로.

기존의 CS stage Gain 의 CML 효과를 고려한 형태는

 

즉, 다시 써보자면

이다.

이는 Vout node에 어떠한 저항 혹은 Current path가 생겨났을 때도 동일하게 적용된다.