Digital) Beta Ratio Effects

 

각 MOS의 전류식에 사용되는

소자의 상수값 (mobility, aspect ratio, oxide capacitance)

을 모두 통칭하여 β 라고 한다.

이때 PMOS와 NMOS의 β값이 같다고 할 때.

inverter thershold voltage 를 Vdd/2 인 것을 알았다.

https://beginagain22.tistory.com/59

Digital) DC Transfer Characteristics

 

이렇게 setting이 되어 있다면, 가장 바람직한 상태라고 할 수 있다.

그 이유로는

1. Noise Margin 최대

2 load cap의 charge/discharge 동시에

(souce, sink 능력이 같으므로)

 

이때 각 MOS의 β 값이 서로 다른 경우에

이 inverter를 Skewed inverter 이라고 부른다

이때

r =  βp / βn

라고 정의할 때.

 

(r > 1) : High-skewed

(r < 1) : Low-skewed

(r = 1) : No skewed

로 구분할 수 있다.

 

High-skewed 된 경우

PMOS의 pull-up strength 가 상대적으로 NMOS보다 큰 상태를 말한다.

따라서 Vin = Vout의 상태가 아니라

Vin에 인가된 값 보다 Vout의 값이 더 크게 출력된다는 것이다. (Vdd에 더 가깝게)

다시 말하자면, inverter의 input threshold 값이 증가했다는 것이다.

 

비슷하게 Low-skewed 또한 판단해볼 수 있다.

NMOS의 pull-down strength가 상대적으로 PMOS보다 큰 상태를 말하므로

Vin에 인가된 값 보다 Vout에 출력되는 값이 더 작게 출력된다는 것이다. (gnd에 더 가깝게)

다시 말하자면, inverter의 input threshold 값이 감소했다는 것이다.

 

즉, beta-ratio가 변한다는 것

inverter가 skewed 되었다는 것은

input threshold가 변한다는 것이다.

 

그러나 PMOS, NMOS가 모두 saturation 된 지점의 sharpness는 동일하므로

ouput voltage transition은 여전히 빠르다고 볼 수 있다.

 

이러한 특징을 이용해서 논리 gate를 만들 때

speed를 유지하면서 MOS의 width만 조정해서 사용하기도 한다.