Digital) 4.1.1 - Delay/Speed

IC Chip을 설계한다는 것은

그저 만들어서 동작을 하게 한다는 의미에서 확장해서

원하는 동작을 "잘" 동작해내도록 하는 과정이 필요하다 (최적화 하는 과정이 필요하다)

 

IC Chip 측면에서

중요한 Spec을 꼽아보자면

"Power", "Speed"

두 가지를 들어볼 수 있다.

 

이때 Speed를 "Delay"라고 생각했을 때

power와 delay는 Tr에 연결되어있는 wire 들에 영향을 많이 받는다.

이때 회로 특성과 speed/delay에 어떤 영향을 미치는지 알아보자.

 

---

 

4.1.1 Definitions

 

먼저 몇가지 용어에 대한 정의가 필요하다.

 

<Propagation Delay Time>

tpd = maximum time from the input crossing 50% to the output crossing 50%

즉 input singnal rising이 50%를 넘겼을 때 부터

output단이 input에 따라 rising/falling 을 50% 이상 반응했을 때까지 걸린 시간을 의미한다.

 

<Contamination delay time>

tcd = maximum time from the input crossing 50% to the output crossing 50%

이는 propagation delay time이 Maximum 값을 의미했다면.

이번엔 그 반대로 최소 delay 시간이 얼마나 걸렸는지를 말한다.

 

<Rise time>

tr = time for a waveform to rise from 20% to 80% of its steady-state value

말 그대로 signal waveform이 steady state 기준 20% ~ 80% 까지 움직이는데 걸린 시간을 말한다.

 

<Fall time>

tf = time for a waveform to fall from 80% to 20% of its steady-state value

rise time 과 반대로. 80%~20% 의 값으로 도달하는데 걸린 시간을 말한다.

 

---

 

직관적으로 우리는 input signal이 인가됐을 때.

output이 old value를 최소 tcd 시간부터 최대 tpd 시간까지 값을 유지하다가

새로운 output value로 변화한다는 것을 알 수 있다.

 

이때 우리는 input/output의 rising/falling time을 하나의 delay 종류로 구분해서 생각할 때도 있다. (tpdr/tcdr) (tpdf/tcdf)

rise/fall time 또한 "slopes" "edge rates" 라는 이름으로 delay 취급될 때가 있다는 것이다.

 

또한 의미에서 알 수 있듯이

tpd = max-time

tcd = min-time

으로 불릴 때도 있다.

 

이때 하나의 node에 연결되어

charge/discharge 하는 Gate를

"Driver" 라고 한다.

 

또한 그 Driver에 연걸되어 있는 것을

"Load" 라고 한다.

 

즉, 회로단에서 Driver가 Load에 영향을 주기까지의 시간

Propagation delay 값을

"Delay" 라고 부른다.

 

---

 

timing analyzer는 arrival time을 계산해낸다.

즉,

block logic이 하나의 node를 바꾼 마지막 시간을 계산한다는 것이다.

 

그 node들은 input/output/internal 이라는 node의 이름으로 분류가 된다.

 

설계자는 input에 필요한 arrival time과

output까지 data가 전달될 time을 알아야 한다.

 

arrival time

 

ai 라고 표현되는 arrival time은

internal node "i" 라는 값에 영향을 받는데

이 i라는 값을

input 에서 output 까지 driving 하는데 걸린 시간이

propagation delay 인 것이다.

 

timing analyzer는 각 noed의 arrival time을 계산하게 되고

output 까지 도달하는데 걸린 시간을 체크하게 된다.

 

이때 "slack" 이라는 용어로 이 시간의 차이를 표현하는데

Positive Slack은 circuit이 output required time을 만족한다는 것이고

Negative Slack은 circuit이 output required time을 만족하지 못한다는 것이다.

즉, 회로가 얼마나 빠른지를 Slack을 통해 표현한다.

 

 

위 그림의 예시에서

만약 output required time이 200ps 라고 하면

각 gate마다 delay된 시간들이 있을 것이고.

Gate가 signal을 받아 동작하는 순서를

an으로 표현했다.

즉 a12까지 최종 Gate가 signal을 drive 했을 때 걸린 시간이 140ps 이므로

위의 예시로 보여준 circuit은 +60ps Slack을 가진다고 할 수 있는 것이다.