Digital) Noise Margin

Inverter의 Noise Margin 이라는 개념은 (혹은 다른 gate)

DC characteristic에 밀접한 관련이 있다.

 

Noise-Margin이라는 parameter는

gate input에 사용되는 Vin값의 noise voltage 허용범위를 말해준다.

 

즉, input의 값이 의도와 다르게 약간의 부정확함이 있더라도

원하는 Vout 출력을 내줄 수 있는 그 범위를 말한다.

 

이때 출력 High에 대한 Noise margin (NMH)

출력 Low에 대한 Noise margin (NML)

두가지로 구분해서 생각해볼 수 있다.

noise margin high

noise margin low

 

이때의 중간층

즉 indeterminate region은

논리 high, low를 구분할 수 없는 구간을 말한다.

 

또한 보통의 경우에서는

VIH 값과 VIL 값이

가깝도록 설계하는것이 바람직하다고 생각한다.

즉, Input Logic Swing Range의 가운데에 있는 것이라고 말할 수 있다.

(why?)

Logical input H/L Range가 커야

Input에서의 voltage 변화량이 충분히 크지 않더라도

바로 Logic 값을 출력으로 내보낼 수 있기 때문 (속도가 빠르고 저전력이 가능해서)

즉, 신호의 전달이 빠르면 좋기 때문.

 

다르게 말하자면

transition region 에서 High Gain일수록 좋다는 것이다.

(MOS의 gain)

 

 

 

출력의 관점에서

VOH, VOL 값은 slope의 기울기가 -1이 되는 지점으로 설정된다.

즉, Noise margin이 최악인 시점인 것이다. (transition region 직전,직후)

 

이때 인풋으로 VOH, VOL에 해당하는 전압이 들어오는 최악의 경우에서는

출력이 degarded (열화) 된다.

 

이렇게 Input의 가장 worst case Signal이 들어왔을 때

출력까지 이 Singal의 영향으로 degarded 되는 경우를

Noise Feedthough

라고 한다.

 

즉,

입력에서의 Noise margin인

NMH, NML이 너무 작으면

input이 Noise에 의해 왜곡될 가능성이 높아진다.

 

unskewed 된 gate는 같은 Noise margin 값을 가지므로 (high/low에서)

Input의 Noise margin 자체는 최대화 되지만

 

비대칭적으로 발생된 noise

즉 High, Low 입력부에서 Noise가 한 쪽에서만 강하게 발생한다면

skewed gate 원리를 이용해서 noise margin을 조정해줄 수 있다.

(그러나 High의 noise margin이 좋아지면 Low의 noise margin은 줄어들고, 역도 동일하다)

또한 skewed 되었다는 말은

gate의 threshold voltage가 변화한다는 것임을 알아 두어야 한다.

 

결국 총 정리를 해보면

gate의 speed를 개선하기 위해서는

noise의 개선이 필요하다는 것이다