J's 공부방

IC Chip을 설계한다는 것은그저 만들어서 동작을 하게 한다는 의미에서 확장해서원하는 동작을 "잘" 동작해내도록 하는 과정이 필요하다 (최적화 하는 과정이 필요하다) IC Chip 측면에서중요한 Spec을 꼽아보자면"Power", "Speed"두 가지를 들어볼 수 있다. 이때 Speed를 "Delay"라고 생각했을 때power와 delay는 Tr에 연결되어있는 wire 들에 영향을 많이 받는다.이때 회로 특성과 speed/delay에 어떤 영향을 미치는지 알아보자.  4.1.1 Definitions 먼저 몇가지 용어에 대한 정의가 필요하다. tpd = maximum time from the input crossing 50% to the output crossing 50%즉 input singnal ri..

Logical High, Low를 표현해야 하는 Digital circuit 에서는소자의 특성으로 발생하는 Current Drive Strength 때문에High, Low를 표현함에 있어서Drive 능력에 차이가 난다. NMOS는 Logical Low : 0 를 strong 하게 pass 시키고PMOS는 Logical High : 1 strong 하게 pass 시킨다.(textbook 에서는 strong 하게 pass 시키지 못하는 Logic에 대해 poory 하게 pass 시킨다고 표현한다.) 그렇다면 'poory' 하게 라는 것이, 왜 그렇게 표현되는지 알아볼 필요가 있다.(a) 의 그림은 Gate와 Drain이 Vdd 값의 potential을 인가받아Logical High를 Source voltag..

Inverter의 Noise Margin 이라는 개념은 (혹은 다른 gate)DC characteristic에 밀접한 관련이 있다. Noise-Margin이라는 parameter는gate input에 사용되는 Vin값의 noise voltage 허용범위를 말해준다. 즉, input의 값이 의도와 다르게 약간의 부정확함이 있더라도원하는 Vout 출력을 내줄 수 있는 그 범위를 말한다. 이때 출력 High에 대한 Noise margin (NMH)출력 Low에 대한 Noise margin (NML)두가지로 구분해서 생각해볼 수 있다. 이때의 중간층즉 indeterminate region은논리 high, low를 구분할 수 없는 구간을 말한다. 또한 보통의 경우에서는VIH 값과 VIL 값이가깝도록 설계하는것이 ..

각 MOS의 전류식에 사용되는소자의 상수값 (mobility, aspect ratio, oxide capacitance)을 모두 통칭하여 β 라고 한다.이때 PMOS와 NMOS의 β값이 같다고 할 때.inverter thershold voltage 를 Vdd/2 인 것을 알았다.https://beginagain22.tistory.com/59 Digital) DC Transfer CharacteristicsDitial Circuit은Digital 처리를 위해 만들어진 analog circuit이라고 생각할 수 있다. 이때 DC 전달 특성은Digital circuit의 출력, 입력에 관련된 특성이다. DC 특성이란 곧input의 변화가 소자와 load의 cap값을beginagain22.tistory.com ..

Ditial Circuit은Digital 처리를 위해 만들어진 analog circuit이라고 생각할 수 있다. 이때 DC 전달 특성은Digital circuit의 출력, 입력에 관련된 특성이다. DC 특성이란 곧input의 변화가 소자와 load의 cap값을 모두 drive할 만큼충분한 시간을 가지고 변화한다는 뜻이고 (변화가 작다) 그 입력 변화에 대해서출력이 어떻게 변화하는지를 따지는 것이다. (특성)  CMOS inverter는PMOS NMOS의 gate를 공통의 입력으로 사용하고Drain을 공통의 출력으로 사용하는 형태이다. 위의 표에 나와있는 것 처럼PMOS, NMOS 의 각 동작 상태 조건을 가지고 있다1..cutoff2.linear3.saturated  해당 동작 방식들을 표현해 놓은 그림..

앞서서 Resistive load를 살펴보았다.그러나 CMOS 공정에서 정확한 값을 가지는 resister를 구현하는 것은 어려운 일이다.(PVT variation) 따라서 Rd를 통해 동작하는 CS Stage에 경우에는부정확한 Rd 값으로 인해 Gain이 각 stage마다 모두 다른 경우가 발생하게 된다. 이러한 PVT variation의 효과를 없애기 위한 대안으로Diode Connected MOS를 load에 사용하는 방법이 있다. M2의 트랜지스터 형태처럼 Gate와 Drain의 potential을 공유하도록 만들어 놓은 구조가 Diode connected다. Diode connected MOS는 gate와 drain이 같은 voltage potential을 공유하기 때문에동작 조건 Vds > V..

MOSFET은 기본적으로 Vgs에 걸리는 voltage값을 Id 라는 drain current로 convert 해주는 소자이다.이때 CS stage의 구조는 이러한 MOSFET의 Gate에 입력을, Drain을 출력단자로 사용하는 형태이다.이때 Drain단에 Rd 라는 저항을 달아 id의 Current값을 Vout에 Voltage의 형태로 변환해서 내보내는 구조이다. 즉, CS Stage는1. input Voltage to Id Current2. Id Current to output Voltage의 과정을 거치는 변환 stage라고 생각할 수 있다.(voltage 입력 voltage 출력)  그렇다면 CS stage의 동작 특성을 알아보기 위해 Vin의 값을 변화시켜 보자. 1. M1 off, (Vin ..

Ideal 한 AMP는 Large signal 관점에서 다음과 같은 입출력 수식을 가진다.출력 y에 대해DC bias값인 α0 (동작점 biasing)더하여 입력 x에 대해 Gain의 값 α1에 곱해진 형태이다. Nonlinear AMP는 Large Signal 관점에서 Large signal 출력은 다음과 같이 근사된다.여러가지 요인으로 인해 Gain이 linearity를 유지하지 못하고그에 따라 Signal의 왜곡을 가져온다.(chap 14) Gain과 Speed 요소와 함께, 다른 parameter들 또한 AMP의 중요한 성능 지표이다.(Noise, Linearity, Impedance 등)이러한 지표들은 서로 trade off의 관계를 가지고 있다.즉, 여러가지 방면에서 성능을 optimize 하..

N형 MOS는 negative 도핑된 Source와 Drain을 가지고, positive 도핑된 body를 가지고 있다.Source와 Drain의 n형 도핑은 제조공정에서 diffuse 되어 실질적인 channel의 길이는 2Ld만큼 빼주어야 한다.보통 effective Channel Length는 10nm, tox(산화막 두께) 15 옹스트롬 정도이다.Source 단자는 Charge Carrier (n-type에서 전자)를 제공하는 역할이고, Drain 단자에서 Carrier를 받아온다.Source, Drain, Gate의 세가지 입력 단자에 걸리는 Voltage가 무엇이냐에 따라 Source와 Drain은 역할을 서로 바꿀 수 있다. (Drain 단자가 더 높은 positive 저항을 가져야 Carr..

MOSFET은 기본적으로 스위치이다.NMOS 기준으로 Gate Voltage가 High이면 켜진다.Source와 Drain 노드는 서로 바뀔 수 있다.이때 발생되는 의문점들이 몇가지 있다.Gate Voltage가 몇이 되어야 Device가 켜지는가?Source와 Drain 사이에 존재하는 Resistance의 크기는 어떻게 되는가?Device의 On, Off의 속도는 어떻게 결정되는가?